Fortschreitende Miniaturisierung in der Mikroelektronik und wachsende Kanalbandbreiten schränken das ESD 1 Entwicklungsfenster für Hochfrequenz-(HF)Schaltungen zunehmend ein. Nach einer Einführung in grundlegende ESD Modelle und Testmöglichkeiten folgt ein breiter Überblick über herkömmliche Schutzkonzepte. Die wichtigsten Vertreter hieraus sind: das klassische Diodenkonzept, der grounded gate NMOS (ggNMOS) sowie Thyristoren 2 . Letztere unterscheiden sich im Wesentlichen durch die Art der Triggerung. Beispiele hierfür sind der laterale Thyristor (LSCR), der low voltage triggering SCR (LVT-SCR), der diode triggered SCR (DT-SCR) oder der complementary SCR (cSCR). Eine Möglichkeit, den Auswirkungen des schrumpfenden Designfensters entgegenzuwirken, ist der Einsatz kapazitätsreduzierter (kurz: lowC) Schutzelemente. Die vorliegende Arbeit stellt mit dem transient triggered SCR (TT-SCR) und dem dual diode SCR (DD-SCR) zwei fortgeschrittene Vertreter dieser Gruppe vor. Beide Varianten lösen das inhärente Thyristor Triggerproblem und besitzen darüber hinaus nur geringe parasitäre Kapazitäten. Entscheidend beim täglichen Umgang mit diesen Elementen ist die Verfügbarkeit eines umfassenden Hochfrequenzmodells. Da dieser Schritt hohe Aufwände erfordert, wird in einem eigenen Kapitel die Entwicklung eines derartigen Ersatzschaltbildes für den TT-SCR vorgeführt. Trotz der Fortschritte bei den lowC Schutzelementen gibt deren endliche parasitäre Kapazität eine intrinsische obere Frequenzgrenze vor. Für eine möglichst allgemeingültige Abschätzung derselbigen werden lowC Schutzelemente in eine gängige HF Schaltungstopologie integriert und die Veränderungen einer Vielzahl von HF Parametern miteinander verglichen. Es ergeben sich 5GHz als grobes oberes Frequenzlimit für lowC Schutzkonzepte.weiterlesen