Diese Arbeit untersucht die Optimierung moderner vertikaler Leistungstransistoren hinsichtlich ihrer Durchlaßverluste und der Robustheit gegenüber Fehlerzuständen. Vorrangig werden Transistoren der Spannungsklassen von 80 V bis 250 V betrachtet. Für diese Spannungsklassen haben sich Transistoren, die das Prinzip der Feldplattenkompensation nutzen, als vorteilhaft erwiesen. Dies wird anhand analytischer Betrachtungen im Vergleich mit alternativen Konzepten nachgewiesen. In leistungselektronischen Applikationen kann es zu hohen elektrischen Verlusten im Transistor kommen. Diese sind gekennzeichnet durch hohe Spannung und gleichzeitig hohe Stromdichten. Im Extremfall des Unclamped Inductive Switching (UIS) wird der Transistor im Durchbruch betrieben. Der Transistor muß aus diesem Grund eine hohe Avalanchefestigkeit besitzen. In Messungen und Simulationen wird dieser Fehlerfall nachgebildet. Zwei unterschiedliche Zerstörkriterien lassen sich in Abhängigkeit von der Lastinduktivität angeben. Zum einen die temperaturlimitierte Zerstörung bei großen Induktivitäten und zum anderen die stromlimitierte Zerstörung bei kleinen Induktivitäten, aber hohen Stromdichten. Die Kriterien für beide Zerstörungsfälle werden analytisch und anhand von Messungen untersucht und der Zusammenhang mit wichtigen Designparametern des Leistungstransistors wird hergestellt. Ebenso werden die Zerstörungsarten und ihre physikalischen Ursachen einer detaillierten Analyse unterzogen. Wichtige Rückschlüsse auf die Optimierung des Transistors hinsichtlich der Durchlaßverluste und Avalanchefestigkeit werden angegeben. Zu diesem Zwecke werden verschiedene Simulationsansätze entwickelt und verglichen. Besondere Effekte, wie das inhomogene Schalten auf dem Chip sowie das Temperaturverhalten des ertragbaren Avalanchestromes und ihre Ursachen sind ebenfalls Gegenstand der Arbeit. Die erzielten Erkenntnisse erleichtern den Prozeß des Designs und der Optimierung vertikaler Leistungstransistoren, die das Prinzip der Feldplattenkompensation nutzen.weiterlesen