Die stetig wachsende Rechenleistung von Prozessoren und die höhere Integrationsdichte von Schaltkreisen erlauben die Realisierung von immer mehr und komplexeren Funktionen in immer kleineren und leistungsfähigeren Komponenten. Die gesteigerte Komplexität ist eine Herausforderung an den Entwurf elektronischer Systeme. Das System-Level-Design strukturiert den Entwurf, indem das System, ausgehend von einem abstrakten Applikationsmodel, schrittweise in eine detaillierte Beschreibung eines Schaltkreises oder einer Softwarekomponente überführt wird. Bei jedem Entwurfsschritt wird die Erfüllbarkeit von Anforderungen überprüft und somit werden einzelne Entwurfsschritte frühzeitig bewertet. Eine wichtige Anforderung an Echtzeitsysteme ist ein vorhersagbares Ausführungsverhalten durch die Einhaltung von vorgegebenen Zeitschranken bei der Ausführung von Tasks auf einem Zielprozessor. Abstrakte RTOS-Modelle erlauben hier eine laufzeiteffiziente Simulation des funktionalen Verhaltens und der Ausführungszeiten. Eine Herausforderung ist es dabei, trotz der Abstraktion, eine zeitlich genaue Simulation von Ausführungszeiten zu erreichen. In der Arbeit werden auf Basis von abstrakten RTOS-Modellen Ansätze zur Modellierung des hardwareabhängigen Scheduling von Interrupt-Service-Routinen, zur Abstraktion von optimiertem Assembler, sowie der Migration von Tasks zwischen Prozessoren beschrieben. Zeitliche Fehler in den Abstraktionen werden durch eine Variation der Intervalldauer der Echtzeituhr kompensiert. Die Ansätze erlauben eine laufzeiteffiziente Simulation der Ausführung von Tasks auf einem Zielprozessor unter Berücksichtigung des Schedulingverfahrens und der Prioritäten der Tasks. Die Effizienz der Ansätze wurde teils formal nachgewiesen und durch verschiedene Fallstudien evaluiert.weiterlesen